オートチューニング機構の現在の進行度

前回のブログにて以下の段取りにて今後の開発を進める方針を決定した。
今後の段取り
FPGAについて
 1. DCMによるクロック発振プログラムの修正
 2. A/Dコンバータとの接続を考察
 3. A/Dコンバータからのデジタル情報を一時保存できるキャッシュのようなものの作成
 4. DCMとキャッシュプログラムの合成
 4. ラズベリーパイとの通信プログラムを考察
ラズベリーパイについて 
 1. モータードライバの制御
 2. FPGAとの通信手段（パラレル通信）のプログラムを考察
 3. 最終的なオートチューニングプログラムの考察
 4. 可能であればオートチューニングの状態表示アプリケーションの作成 

現在の進行度は
前回までの進行度

・ラズベリーパイのTCP/IP設定が完了

・FPGAのDCMによるクロック発振プログラムの完成（要修正)
であった。

2017/01/06現在は
現在の進行度
・ラズベリーパイのTCP/IP設定が完了
・FPGAのDCMによるクロック発振プログラムの完成（要修正)
以外に
・AD9214と以前のarduinoと専用基盤を用いたDDSにて簡易的な動作確認を行った。
・FGPAに書き込む、プログラムの訂正を行うための学習

FPGAにてADコンバータに100MHzクロックを入力した後、ADコンバータからの信号をFPGAにキャッシュする機構という部分を、ADコンバータからの信号をFPGAに入力後、ラズベリーパイへバッファーしつつ、ラズベリーパイからのBUSY信号解除後は再度ラズパイへADコンバータからの信号を入力するという機構にする。また、FPGAからの通信方法はパラレル通信の利用し、busy信号解除後は各配線、1bitづつの信号を送信する。